課題3

ストップウォッチを作ろう（その2）！！

• 「---08->09->10->11->---98->99->00->01----」とBCD コードで繰り返し表示される（桁上げされる）回路を設計することを目指します。

• まずVHDLで記述して下さい。
• 次に論理シミュレータで動作を確認して下さい。
• ２ビットカウンタのFPGA用ファイル「counter2_fpga.vhd」を参考にして、この回路のFPGA用VHDLファイルを作成し、Altera UP1 ボードで動作を確認して下さい。

• 次に、どれか１つのスイッチを「スタート」と「ストップ」に使い分けて、上記回路のStart/Stopを制御できるようにして下さい。

• まずVHDLで記述して下さい。
• 次に論理シミュレータで動作を確認して下さい。
• ２ビットカウンタのFPGA用ファイル「counter2_fpga.vhd」を参考にして、この回路のFPGA用VHDLファイルを作成し、Altera UP1 ボードで動作を確認して下さい。

• もし上記すべての課題ができてしまった人は、「ラップ機能付き」のストップウォッチに挑戦してみて下さい。
• VHDL で以下の仕様の回路を設計し、論理シミュレータで動作を確認して下さい。
• 論理合成を行い、面積・遅延を計測して下さい。
• lsi10k ライブラリを使用して下さい。
• 面積制約のみの場合と遅延制約を付けた場合とで比較して下さい。
• Altera UP1 ボードで動作を確認して下さい。

start/stop、lap 付きストップウォッチ

• 秒は 2 桁の BCD コード (計 8 bit) 、小数点以下も2 桁の BCD コード (計 8 bit) で出力します。
• 仕様
  • *同期式カウンタ* による 1/100 秒計
  • スイッチ入力: ss (start/stop) 1bit、sr (split/reset) 1bit
  • LED 出力: *10 進 4 桁* (00.00 〜 99.99 秒),
  • heartbeat dot 1bit (カウント中は 1Hz で点滅)
  • 動作:
    • 停止状態:
      • 表示は停止時刻、dot 消灯
      • start/stop でカウント開始
      • split/reset でゼロリセット
    • 停止/スプリット表示状態:
      • 表示はスプリット時刻、dot 消灯
      • start/stop でカウント開始 (表示はスプリットのまま)
      • split/reset で停止時刻を表示
    • カウント状態:
      • 表示は現在時刻、dot 点滅
      • start/stop でカウント停止
      • split/reset で現在値をスプリット時刻として表示固定
    • カウント/スプリット表示状態:
      • 表示はスプリット時刻、dot 点滅
      • start/stop でカウント停止 (表示はスプリットのまま)
      • split/reset で現在時刻を表示
  • stop_fpga を利用する場合のポート宣言

 port (
           clk, ss, sr: in std_logic;
         
           count: out std_logic_vector(15 downto 0);
           beat : out std_logic;
           );