課題2

ストップウォッチを作ろう（その１）!!

• ２ビットカウンタでは、結果が「00->01->10->11->00->01---」と繰り返し表示されました。これを「00->01->02->03----08->09->00->01---」というようにBCD コード（10進数の一桁に相当する値を2進数で表現するには4ビット必要で，4ビットをひとまとまりとして10進数を表現する方法）で繰り返し表示される回路を設計することを目指します。

• これまでに学習した「２ビットカウンタ（counter2.vhd）」または「状態遷移を用いた２ビットカウンタ（counterst.vhd）」を参考にするか、あるいは「IEEE1164 ライブラリ」において学習した加算演算子「＋」を用いて１ずつ加算するなどの方法で、上記の回路をVHDLで記述して下さい。なお将来、FPGAへダウンロードすることを考えてポート宣言は以下のように宣言して下さい（ポート宣言の順序は他のファイルでも以下の順序で統一して下さい）。

 port (
           reset clk: in std_logic;       
           count: out std_logic_vector(7 downto 0)
           );

• VHDL記述ができたら、論理シミュレータで動作を確認して下さい。
• 次に論理合成を行い、面積・遅延を計測して下さい。
• 面積制約のみの場合と遅延制約を付けた場合とで比較して下さい。