課題１

　以下のＭＩＬ記号で書かれた回路図をVHDLで記述し、「アナライズ」「シミュレーション」「論理合成」「FPGA 上での動作確認」を行って下さい。そして論理合成の際の制約条件により、最適化後の回路の遅延時間、サイズがどのように変わるか観測してください。

答え

• ha.vhd
• test_ha.vhd

　

回路１「sample」

答え

• sample.vhd
• test_sample.vhd