---

www.ice.nuie.nagoya-u.ac.jp

/jikken/vhdl/

情報工学第3実験

EDAツールを用いた論理回路設計

担当

• 高木一義（工学研究科情報工学専攻高木研究室講師）
  • ［電話］052-789-4597、［FAX］052-789-3798
  • 電子メール　ktakagi@nuie.nagoya-u.ac.jp
• 八木　透（工学研究科計算理工学専攻内川研究室助手）
  • ［電話］052-789-2793、［FAX］052-789-3166
  • 電子メール　yagi@cse.nagoya-u.ac.jp
• 濱口　毅（工学研究科情報工学専攻阿草研究室助手）
  • ［電話］052-789-5148、［FAX］052-789-3810
  • 電子メール　hamaguti@nuie.nagoya-u.ac.jp
• 渡辺恭章（工学研究科情報工学専攻高木研究室大学院生）
  • ［電話］052-789-5284、［FAX］052-789-3798
  • 電子メール　watanabe@takagi.nuie.nagoya-u.ac.jp
• オフィスアワー（口頭質問等を受けつける時間）
  • 高木：毎週火曜日（工学部８号館南５０５号室）
  • 八木：毎週火曜日午前９時〜１１時半（工学部５号館５階５１６号室）
  • 濱口：毎週　曜日午前　時〜　　時半（工学部９号館　階　号室）
  • 渡辺：毎週　曜日午前　時〜　　時半（工学部８号館　階　号室）

指導書

ここからダウンロードして下さい。

参考書

多数の関連書籍が販売されています。生協などで購入し、参考にしてください。

実験概要

　本実験では、ハードウェア記述言語を用いた簡単な論理回路の設計を行います。設計課題を通して、 EDAツールを用いた論理シミュレーション、論理合成などの各段階の基本的な技術を習得します。また、FPGA (Field Programable Gate Array)を搭載した実験基板を用いて回路の動作を観測します。

実験スケジュール

第１回

• はじめに
  • ディジタル LSI の設計フロー
  • ハードウェア記述言語
• 計算機と設計環境
• EDAツールを用いた回路設計「基礎編」
  • 組合わせ回路のVHDL記述（回路記述、テストベンチ作成）
  • 論理シミュレーション（アナライズ、シミュレーション）
  • 論理合成（論理最適化、ネットリストの出力）
  • FPGAを用いた回路の実現（論理合成、マッピング、ダウンロード）
• 課題１

第２回

• EDAツールを用いた回路設計「中級編」
  • 基本的な構文と意味
  • IEEE1164 ライブラリ
• 順序回路の設計
  • 順序回路の設計
  • 状態機械
  • IEEE1164 ライブラリを用いた記述
• 補足
  • 時間のモデル
  • プロセス
  • コンポーネントと階層設計
• 課題２

第３回

• 課題３
• 課題４

第４回

• 複数サイクルを使用した例
• 課題５
• 自由課題
• レポートの作成について
  • レポート作成時の一般的注意事項
  • イメージビューアーの使用方法
  • TEXの使用方法

FAQ

リンク

• 東京都立大学工学部 電子・情報工学科
  • http://www-isys.eei.metro-u.ac.jp/%7Esho/pub/sw_vhdl/sw_vhdl.html
• 東京電機大学・電子工学科
  • http://www.d.dendai.ac.jp/vhdl/index.html
• 熊本大学工学部・数理情報システム工学科
  • http://www.arch.cs.kumamoto-u.ac.jp/project/kite/3days/explain/VHDL/vhdl_tutorial.html
• 琉球大学　情報工学科
  • http://bw-www.ie.u-ryukyu.ac.jp/~wada/lecture.html

作成者: 高木 一義、八木 透

最終更新日: 2000.11.8.

Back to ICE